Tugas 8

Share

1.      Register Buffer Terkendali

rangkaian di bawah ini menunjukkan register buffer terkendali dengan CLR aktif – tinggi.

Gambar Rangkaian Buffer Terkendali

 Apabila CLR tinggi, semua flip – flop mengalami reset dan data yang tersimpan menjadi:

            Q = 0000